7月4日消息,国家知识产权局信息显示,上海安路信息科技股份有限公司申请一项名为“一种FPGA内可配置SRAM的写入电路及方法”的专利,授权公告号CN117334235B,授权公告日为2026年7月3日。申请公布号为CN117334235A,申请号为CN202311470229.7,申请公布日期为2026年7月3日,申请日期为2023年11月6日,发明人赫艳红,专利代理机构上海一平知识产权代理有限公司,专利代理师吴珊、成春荣,分类号G11C11/4094、G11C11/4096。
专利摘要显示,本申请涉及集成电路技术领域,公开了一种FPGA内可配置SRAM的写入电路及方法,在设计成本增加较低的情况下,提高了SRAM的写可靠性,其中:配置控制模块连接数据控制器;数据控制器分别通过多对位线和负位线连接配置存储单元阵列,每对位线和负位线连接配置存储单元阵列中的一列存储单元;数据控制器通过多对位线和负位线、写使能信号线和数据下拉使能信号线连接缓冲器模块,并通过多对位线和负位线和数据下拉使能信号线连接下拉控制模块,其中下拉控制模块用于打开下拉“0”信号对应的位线或负位线的N型驱动管开关,关闭位线或负位线中的另一个的N型驱动管开关;配置控制模块通过地址使能信号线连接多个地址译码器中的每一个。
安路科技成立于2011年11月18日,于2021年11月12日在上海证券交易所上市,注册地址位于上海,办公地址也在上海。它是国内FPGA芯片领域的领先企业,专注FPGA芯片及相关EDA软件研发,拥有自主核心技术,极具投资价值。
安路科技主营业务为FPGA芯片和专用EDA软件的研发、设计和销售,所属申万行业为电子 - 半导体 - 数字芯片设计,涉及EDA概念、机器视觉、中盘等概念板块。
2025年,安路科技实现营业收入5.2亿元,行业排名47/53,远低于第一名豪威集团的288.55亿元和第二名江波龙的227.66亿元,也低于行业平均数38.16亿元和中位数16.44亿元。其主营业务中,FPGA产品收入4.73亿元,占比90.90%。净利润方面,2025年为 - 2.72亿元,行业排名同样为47/53,与第一名豪威集团的40.32亿元、第二名海光信息的36.19亿元差距明显,低于行业平均数4.1亿元和中位数1.64亿元。
上海安路信息科技股份有限公司近期专利情况如下:
| 序号 | 专利名称 | 专利类型 | 法律状态 | 申请号 | 申请日期 | 公开(公告)号 | 公开(公告)日期 | 发明人 |
|---|---|---|---|---|---|---|---|---|
| 1 | 基于异构性能指标的资源调控方法、装置、系统、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202610149391.6 | 2026-02-03 | CN122028207A | 2026-05-12 | 张穗 |
| 2 | IP核参数的依赖性设计与验证方法及系统、可读介质和电子设备 | 发明专利 | 实质审查的生效、公布 | CN202610153995.8 | 2026-02-03 | CN122047117A | 2026-05-15 | 原育凯 |
| 3 | ARM处理器的固件加载地址重定向方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202511560117.X | 2025-10-29 | CN121501341A | 2026-02-10 | 谌志强、曾付山、曹腾飞 |
| 4 | 基于OpenOCD调试器的扫描USB设备的方法 | 发明专利 | 公布 | CN202510793726.3 | 2025-06-13 | CN120670242A | 2025-09-19 | 王天一 |
| 5 | 基于OpenOCD的自动测试平台 | 发明专利 | 公布 | CN202510793975.2 | 2025-06-13 | CN120670235A | 2025-09-19 | 王天一 |
| 6 | 基于OpenOCD调试器的支持QSPI闪存兼容模式的方法 | 发明专利 | 公布 | CN202510793974.8 | 2025-06-13 | CN120670245A | 2025-09-19 | 王天一 |
| 7 | 目标检测的后处理装置和方法 | 发明专利 | 实质审查的生效、公布 | CN202510793124.8 | 2025-06-13 | CN120747457A | 2025-10-03 | 马成森 |
| 8 | 数据压缩方法、模块、电子设备及调试系统 | 发明专利 | 实质审查的生效、公布 | CN202510524014.1 | 2025-04-24 | CN120377932A | 2025-07-25 | 刘清燕 |
| 9 | 数据分段压缩方法、模块和电子设备 | 发明专利 | 实质审查的生效、公布 | CN202510524018.X | 2025-04-24 | CN120389756A | 2025-07-29 | 刘清燕 |
| 10 | IP核参数更新方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510522718.5 | 2025-04-24 | CN120493833A | 2025-08-15 | 李珊妮、原育凯 |
| 11 | 用于源同步通信的采样方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510446321.2 | 2025-04-10 | CN120185752A | 2025-06-20 | 毕振华、李旻睿、唐博、刘阳 |
| 12 | 用于AXI总线的主设备访问方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510410460.X | 2025-04-02 | CN120407486A | 2025-08-01 | 刘清燕 |
| 13 | FPGA芯片的动态重配置方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202510401393.5 | 2025-04-01 | CN120407037A | 2025-08-01 | 郭德鑫、葛洪 |
| 14 | 用于快速响应的信号失配补偿方法及电路 | 发明专利 | 实质审查的生效、公布 | CN202510202756.2 | 2025-02-24 | CN120200589A | 2025-06-24 | 李寒、宋飞 |
| 15 | 基于标准延迟单元的DDR写数据掩码训练系统及方法 | 发明专利 | 实质审查的生效、公布 | CN202510086034.5 | 2025-01-20 | CN120029941A | 2025-05-23 | 董红伟、李小飞、欧阳淦 |
| 16 | 基于标准延迟单元的DDR写数据眼图训练系统及方法 | 发明专利 | 实质审查的生效、公布 | CN202510086030.7 | 2025-01-20 | CN120029940A | 2025-05-23 | 董红伟、李小飞、欧阳淦 |
| 17 | 基于FFT的数据传输方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202510078695.3 | 2025-01-17 | CN120030267A | 2025-05-23 | 马向华 |
| 18 | 基于数据和控制信令分离的调试接口复用方法 | 发明专利 | 实质审查的生效、公布 | CN202510050323.X | 2025-01-13 | CN120011154A | 2025-05-16 | 万瑞罡、洪啸宇 |
| 19 | 多路选择器树的优化方法、装置、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202510001843.1 | 2025-01-02 | CN119906454A | 2025-04-29 | 杨乾辉、胡平科 |
| 20 | 多位宽电子森林的优化方法、装置、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202510001838.0 | 2025-01-02 | CN119906453A | 2025-04-29 | 宋灿辉、金健、杨乾辉 |
| 21 | 通用型分布式测试系统 | 发明专利 | 实质审查的生效、公布 | CN202510004385.7 | 2025-01-02 | CN119938425A | 2025-05-06 | 袁智皓、徐春华 |
| 22 | 评估引脚接入效率的方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202510004335.9 | 2025-01-02 | CN119940271A | 2025-05-06 | 宋络雅、刘辰 |
| 23 | 基于JTAG接口的调试子系统及方法 | 发明专利 | 实质审查的生效、公布 | CN202510003281.4 | 2025-01-02 | CN119962451A | 2025-05-09 | 洪啸宇、万瑞罡 |
| 24 | 可编程逻辑器件的自动化测试方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202411590854.X | 2024-11-08 | CN119535185A | 2025-02-28 | 王葵军、鄢宜波 |
| 25 | 三级串联的IO耐压驱动电路、电子器件及设备 | 发明专利 | 实质审查的生效、公布 | CN202411559116.9 | 2024-11-04 | CN119543916A | 2025-02-28 | 王晓峰 |
| 26 | 软错误注入系统 | 发明专利 | 实质审查的生效、实质审查的生效、公布 | CN202411486295.8 | 2024-10-23 | CN119512804A | 2025-02-25 | 王荣贵、周家奇、姬广慎 |
| 27 | 现场可编程系统级芯片的时钟同步方法 | 发明专利 | 实质审查的生效、公布 | CN202411470495.4 | 2024-10-21 | CN119336126A | 2025-01-21 | 谌志强、郭宇飞 |
| 28 | 现场可编程系统级芯片中存储器的烧录方法 | 发明专利 | 实质审查的生效、公布 | CN202411461702.X | 2024-10-18 | CN119397967A | 2025-02-07 | 谌志强、刘越洋、黄中华 |
| 29 | 芯片的同步开关噪声测试方法、装置及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202411322344.4 | 2024-09-23 | CN119224534A | 2024-12-31 | 翟文婷、沈费钦 |
| 30 | PCIe测试系统、方法、设备及介质 | 发明专利 | 实质审查的生效、公布 | CN202411299931.6 | 2024-09-18 | CN119311489A | 2025-01-14 | 葛洪、郭德鑫 |
| 31 | 基于FPGA的时钟同步方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411247833.8 | 2024-09-06 | CN119292414A | 2025-01-10 | 万瑞罡 |
| 32 | SRAM唤醒方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202411221742.7 | 2024-09-02 | CN119292446A | 2025-01-10 | 王勇、潘淞 |
| 33 | 使用ATPG工具实现可编程逻辑阵列的自动化测试方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411152880.4 | 2024-08-21 | CN119125839A | 2024-12-13 | 蒙喜琨 |
| 34 | 基于标准延迟单元的DDR读数据总线翻转信号眼图训练方法 | 发明专利 | 实质审查的生效、公布 | CN202411084575.6 | 2024-08-08 | CN118981439A | 2024-11-19 | 董红伟、李小飞、欧阳淦 |
| 35 | FPGA内PCIe模块的快速加载方法、系统、设备及介质 | 发明专利 | 公布 | CN202411071608.3 | 2024-08-06 | CN118838664A | 2024-10-25 | 郭德鑫、葛洪 |
| 36 | 芯片供电管理电路和系统 | 发明专利 | 实质审查的生效、公布 | CN202411065350.6 | 2024-08-05 | CN119045634A | 2024-11-29 | 袁智皓、王韬、陈启瑶、彭蓉蓉、沈费钦 |
| 37 | 基于FPGA的芯片测试方法和装置 | 发明专利 | 实质审查的生效、公布 | CN202411041956.6 | 2024-07-31 | CN118962398A | 2024-11-15 | 郑赫男、袁智皓、陈珊 |
| 38 | 基于可编程器件的芯片锁定方法、装置、设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202411040350.0 | 2024-07-31 | CN119089458A | 2024-12-06 | 陈启瑶、王韬、陈艳波、梅晓玲 |
| 39 | 用于识别软件功能适用性的正则表达式生成方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411042879.6 | 2024-07-31 | CN119202317A | 2024-12-27 | 原育凯 |
| 40 | FPGA芯片的层次化静态时序分析方法及系统 | 发明专利 | 实质审查的生效、公布 | CN202411033713.8 | 2024-07-30 | CN119026542A | 2024-11-26 | 孙斌、程祖哲、朱春 |
| 41 | 基于FPGA器件移动的时序优化控制方法及装置 | 发明专利 | 实质审查的生效、公布 | CN202411023770.8 | 2024-07-29 | CN119167854A | 2024-12-20 | 葛坤峰、刘榜、耿孝谨 |
| 42 | 提高FPGA测试效率的方法 | 发明专利 | 实质审查的生效、公布 | CN202410968203.3 | 2024-07-18 | CN119003253A | 2024-11-22 | 胡智勇、袁智皓、厚娇、李知远 |
| 43 | FPGA码流加载的控制方法、装置、终端设备及存储介质 | 发明专利 | 实质审查的生效、公布 | CN202410928087.2 | 2024-07-11 | CN118869672A | 2024-10-29 | 邵桢瑜、周家奇、厚娇、朱宇超 |
| 44 | FFT输入层结构及其数据传输方法 | 发明专利 | 公布 | CN202410915683.7 | 2024-07-09 | CN118885710A | 2024-11-01 | 马向华、边立剑 |
| 45 | 码流加载系统和方法 | 发明专利 | 公布 | CN202410915678.6 | 2024-07-09 | CN118886015A | 2024-11-01 | 徐庆嵩、杨益、张超 |
| 46 | FPGA单元及其对应的用户自定义前导码的处理方法 | 发明专利 | 公布 | CN202410900587.5 | 2024-07-05 | CN118764552A | 2024-10-11 | 仇斌 |
| 47 | 基于FPGA的HardIP接口模块及其实现方法 | 发明专利 | 实质审查的生效、公布 | CN202410900584.1 | 2024-07-05 | CN118798112A | 2024-10-18 | 李小飞 |
| 48 | 防止FPGA配置码流被DPA攻击的电路及包括该电路的FPGA | 发明专利 | 公布 | CN202410879570.6 | 2024-07-02 | CN118761104A | 2024-10-11 | 胡智勇、厚娇、仇斌、周家奇 |
| 49 | 基于三商计算的除法运算系统 | 发明专利 | 实质审查的生效、公布 | CN202410871997.1 | 2024-07-01 | CN118605835A | 2024-09-06 | 胡平科、余建德 |
| 50 | 多BANK时钟偏移调节电路及FPGA芯片 | 发明专利 | 实质审查的生效、公布 | CN202410859128.7 | 2024-06-28 | CN118795982A | 2024-10-18 | 李小飞 |
声明:市场有风险,投资需谨慎。本文由AI大模型基于公开信息生成,不代表Hehson财经观点。文中所有信息、数据及图表仅供参考,不构成任何形式的投资建议或决策依据,相关信息以实际公告为准。如有疑问,请联系:biz@staff.sina.com.cn。